2025-07-22
ภาพที่ได้รับอนุญาตจากลูกค้า
High-Density Interconnect (HDI) PCBs ได้กลายเป็นกระดูกสันหลังของอุปกรณ์อิเล็กทรอนิกส์สมัยใหม่ ทำให้สามารถย่อขนาดและมีประสิทธิภาพสูงตามที่อุปกรณ์ 5G, โปรเซสเซอร์ AI และอุปกรณ์ถ่ายภาพทางการแพทย์ต้องการ ต่างจาก PCBs แบบดั้งเดิม การออกแบบ HDI บรรจุส่วนประกอบต่างๆ ไว้ในพื้นที่ที่เล็กลงโดยใช้ microvias, ร่องรอยที่ละเอียดกว่า และวัสดุขั้นสูง—แต่ความหนาแน่นนี้มาพร้อมกับความท้าทายที่ไม่เหมือนใคร ความสำเร็จขึ้นอยู่กับปัจจัยสำคัญสามประการ: การเลือกวัสดุที่เหมาะสม การออกแบบ stackup ที่มีประสิทธิภาพ และการเพิ่มประสิทธิภาพความสมบูรณ์ของสัญญาณ เมื่อทำได้ดี HDI PCBs จะลดการสูญเสียสัญญาณลง 40% และลดขนาดอุปกรณ์ลง 30% เมื่อเทียบกับ PCBs มาตรฐาน นี่คือวิธีที่คุณจะเชี่ยวชาญแต่ละองค์ประกอบ
ประเด็นสำคัญ
1.HDI PCBs ต้องการวัสดุที่มีการสูญเสียน้อยและมีความเสถียรเพื่อรักษาความสมบูรณ์ของสัญญาณที่ความถี่สูงกว่า 10GHz
2.การออกแบบ Stackup (การกำหนดค่า 1+N+1, การวาง microvia) ส่งผลกระทบโดยตรงต่อการควบคุมอิมพีแดนซ์และการจัดการความร้อน
3.Microvias (≤150μm) ลดการสะท้อนของสัญญาณและช่วยให้มีความหนาแน่นของส่วนประกอบสูงกว่าการออกแบบรูทะลุแบบดั้งเดิม 30%
4.ประสิทธิภาพของสัญญาณขึ้นอยู่กับคุณสมบัติไดอิเล็กทริกของวัสดุ, เรขาคณิตของร่องรอย และระยะห่างของชั้น—ซึ่งมีความสำคัญสำหรับ 5G และแอปพลิเคชันดิจิทัลความเร็วสูง
อะไรที่ทำให้ HDI PCBs ไม่เหมือนใคร?
HDI PCBs ถูกกำหนดโดยความสามารถในการรองรับส่วนประกอบที่มีระยะพิทช์ละเอียด (≤0.4 มม.) และความหนาแน่นของการเชื่อมต่อสูงโดยใช้:
1.Microvias: วิอาขนาดเล็ก (50–150μm) ที่เชื่อมต่อชั้นต่างๆ โดยไม่เจาะทะลุบอร์ดทั้งหมด ลดการสูญเสียสัญญาณ
2.ร่องรอยละเอียด: เส้นทองแดงแคบถึง 25μm (1mil) ทำให้สามารถกำหนดเส้นทางได้มากขึ้นในพื้นที่แคบ
3.จำนวนชั้นสูง: stackups ขนาดกะทัดรัด (มักจะเป็น 6–12 ชั้น) ที่มีสัญญาณและระนาบพลังงานอยู่ใกล้กัน
คุณสมบัติเหล่านี้ทำให้ HDI เหมาะสำหรับอุปกรณ์ต่างๆ เช่น สมาร์ทโฟน (ซึ่งบรรจุส่วนประกอบมากกว่า 1,000 ชิ้น), สถานีฐาน 5G และอุปกรณ์ตรวจสอบสุขภาพแบบสวมใส่—ซึ่งพื้นที่และความเร็วเป็นสิ่งที่ไม่สามารถต่อรองได้
การเลือกวัสดุ: พื้นฐานของประสิทธิภาพ HDI
วัสดุ HDI ต้องมีความสมดุลระหว่างคุณสมบัติที่สำคัญสามประการ: ค่าคงที่ไดอิเล็กทริก (Dk), แฟกเตอร์การกระจาย (Df) และความเสถียรทางความร้อน การเปลี่ยนแปลงเล็กน้อยในคุณสมบัติเหล่านี้อาจทำให้ประสิทธิภาพของสัญญาณลดลง โดยเฉพาะอย่างยิ่งที่ความถี่สูงกว่า 10GHz
|
ประเภทวัสดุ
|
Dk (10GHz)
|
Df (10GHz)
|
การนำความร้อน
|
ดีที่สุดสำหรับ
|
ต้นทุน (สัมพัทธ์)
|
|
FR-4 มาตรฐาน
|
4.2–4.7
|
0.02–0.03
|
0.3–0.5 W/m·K
|
HDI ความเร็วต่ำ (<5GHz, เช่น ของเล่นสำหรับผู้บริโภค)
|
1x
|
|
Low-Dk FR-4
|
3.6–4.0
|
0.015–0.02
|
0.4–0.6 W/m·K
|
อุปกรณ์ความเร็วปานกลาง (5–10GHz, เช่น แท็บเล็ต)
|
1.5x
|
|
PPO/PTFE Blends
|
3.0–3.4
|
0.002–0.004
|
0.2–0.3 W/m·K
|
ความถี่สูง (10–28GHz, เช่น โมเด็ม 5G)
|
3x
|
|
Ceramic-Filled PTFE
|
2.4–2.8
|
<0.0015
|
0.5–0.8 W/m·K
|
ความเร็วสูงพิเศษ (28–60GHz, เช่น เรดาร์)
|
5x
|
ทำไม Dk และ Df ถึงสำคัญ
1.ค่าคงที่ไดอิเล็กทริก (Dk): วัดความสามารถของวัสดุในการเก็บพลังงานไฟฟ้า Dk ที่ต่ำกว่า (≤3.5) จะช่วยลดความล่าช้าของสัญญาณ—ซึ่งมีความสำคัญสำหรับ 5G โดยที่การลด Dk 0.5 จะช่วยลดความล่าช้าในการขยายพันธุ์ลง 10%
2.แฟกเตอร์การกระจาย (Df): วัดการสูญเสียพลังงานเป็นความร้อน Df ต่ำ (<0.005) จะช่วยลดการลดทอนสัญญาณให้เหลือน้อยที่สุด ที่ 28GHz Df 0.002 ส่งผลให้มีการสูญเสียน้อยกว่า Df 0.01 ถึง 50% บนร่องรอย 10 ซม.
ตัวอย่างเช่น สถานีฐาน 5G ที่ใช้ PPO/PTFE (Dk 3.2, Df 0.003) จะรักษาความแรงของสัญญาณได้ดีกว่าสถานีฐานที่ใช้ FR-4 มาตรฐานถึง 30% ซึ่งจะขยายช่วงการครอบคลุมออกไป 150 เมตร
การออกแบบ HDI Stackup: การสร้างสมดุลระหว่างความหนาแน่นและประสิทธิภาพ
การออกแบบ HDI stackup กำหนดว่าชั้นต่างๆ โต้ตอบกันอย่างไร ซึ่งส่งผลกระทบต่อความสมบูรณ์ของสัญญาณ การจัดการความร้อน และความสามารถในการผลิต เป้าหมายคือการลดความยาวของวิอาให้เหลือน้อยที่สุด ควบคุมอิมพีแดนซ์ และแยกชั้นพลังงานที่มีเสียงรบกวนออกจากชั้นสัญญาณที่ละเอียดอ่อน
การกำหนดค่า HDI Stackup ทั่วไป
|
ประเภท Stackup
|
จำนวนชั้น
|
ประเภทวิอา
|
ความหนาแน่น (ส่วนประกอบ/In²)
|
ดีที่สุดสำหรับ
|
|
1+N+1
|
4–8
|
Microvias (บน/ล่าง) + รูทะลุ
|
500–800
|
สมาร์ทโฟน, อุปกรณ์สวมใส่
|
|
2+N+2
|
8–12
|
Microvias แบบบอด/ฝัง
|
800–1200
|
เราเตอร์ 5G, เครื่องสแกนทางการแพทย์
|
|
Full HDI
|
12+
|
การเคลือบแบบต่อเนื่อง + microvias ที่ซ้อนกัน
|
1200+
|
โปรเซสเซอร์ AI, อุปกรณ์อิเล็กทรอนิกส์การบินและอวกาศ
|
หลักการสำคัญของ Stackup
1.การแยกสัญญาณ-พลังงาน: วางระนาบกราวด์ที่อยู่ติดกับชั้นสัญญาณความเร็วสูง (เช่น ร่องรอย RF 50Ω) เพื่อควบคุมอิมพีแดนซ์และลด EMI สำหรับคู่ดิฟเฟอเรนเชียล (เช่น USB 3.2) ให้รักษาอิมพีแดนซ์ 90Ω โดยเว้นระยะห่างระหว่างร่องรอย 0.2–0.3 มม.
2.กลยุทธ์ Microvia: ใช้ microvias อัตราส่วน 1:1 (เส้นผ่านศูนย์กลาง 50μm, ความลึก 50μm) เพื่อลดการสะท้อนของสัญญาณให้เหลือน้อยที่สุด Microvias ที่ซ้อนกัน (เชื่อมต่อ 2+ ชั้น) ช่วยลดจำนวนวิอาลง 40% ในการออกแบบที่มีความหนาแน่นสูง
3.ชั้นความร้อน: รวมชั้นทองแดงหนา (2oz) หรือแกนอะลูมิเนียมใน HDI กำลังสูง (เช่น เครื่องชาร์จ EV) เพื่อกระจายความร้อน HDI 12 ชั้นที่มีระนาบกราวด์ทองแดง 2oz ช่วยลดอุณหภูมิของส่วนประกอบลง 15°C
การเพิ่มประสิทธิภาพประสิทธิภาพของสัญญาณในการออกแบบ HDI
ความหนาแน่นสูงของ HDI เพิ่มความเสี่ยงของการลดทอนสัญญาณจากการครอสทอล์ก การสะท้อน และ EMI กลยุทธ์เหล่านี้ช่วยให้มั่นใจได้ถึงประสิทธิภาพที่เชื่อถือได้:
1. การควบคุมอิมพีแดนซ์
a.อิมพีแดนซ์เป้าหมาย: 50Ω สำหรับร่องรอย RF แบบปลายเดียว, 90Ω สำหรับคู่ดิฟเฟอเรนเชียล (เช่น PCIe 4.0) และ 75Ω สำหรับสัญญาณวิดีโอ
b.เครื่องมือคำนวณ: ใช้ซอฟต์แวร์เช่น Polar Si8000 เพื่อปรับความกว้างของร่องรอย (3–5mil สำหรับ 50Ω ในบอร์ดหนา 0.8 มม.) และความหนาของไดอิเล็กทริก (4–6mil สำหรับวัสดุ Dk ต่ำ)
c.การทดสอบ: ตรวจสอบด้วย TDR (Time Domain Reflectometry) เพื่อให้แน่ใจว่าการเปลี่ยนแปลงอิมพีแดนซ์ยังคงอยู่ภายใน ±10% ของเป้าหมาย
2. การลดครอสทอล์ก
a.ระยะห่างของร่องรอย: รักษาร่องรอยขนานให้ห่างกันอย่างน้อย 3 เท่าของความกว้าง (เช่น ร่องรอย 5mil ต้องเว้นระยะห่าง 15mil) เพื่อลดครอสทอล์กให้อยู่ต่ำกว่า -30dB
b.ระนาบกราวด์: ระนาบกราวด์แข็งระหว่างชั้นสัญญาณทำหน้าที่เป็นเกราะป้องกัน ลดครอสทอล์กลง 60% ใน HDI 12 ชั้น
c.การกำหนดเส้นทาง: หลีกเลี่ยงการเลี้ยวทำมุมฉาก (ใช้มุม 45°) และลดการวิ่งขนานให้น้อยกว่า 0.5 นิ้ว
3. การเพิ่มประสิทธิภาพวิอา
a.Blind/Buried Vias: วิอาเหล่านี้ไม่เจาะทะลุบอร์ดทั้งหมด ลดความยาวของตอ (แหล่งที่มาของการสะท้อน) ลง 70% เมื่อเทียบกับรูทะลุ
b.Via Stubs: รักษาส่วนปลายให้สั้น <10% ของความยาวคลื่นสัญญาณ (เช่น <2mm for 28GHz signals) to avoid resonance.
c.การออกแบบ Anti-Pad: ใช้ anti-pads ขนาดเส้นผ่านศูนย์กลางวิอา 2 เท่า (anti-pad 100μm สำหรับวิอา 50μm) เพื่อป้องกันการรบกวนของระนาบกราวด์
4. การป้องกัน EMI
a.กรงฟาราเดย์: ล้อมรอบวงจรที่ละเอียดอ่อน (เช่น โมดูล GPS) ด้วยเกราะทองแดงที่ต่อลงดินซึ่งเชื่อมต่อกับระนาบกราวด์
b.การกรอง: เพิ่มลูกปัดเฟอร์ไรต์หรือตัวเก็บประจุที่พอร์ตตัวเชื่อมต่อเพื่อป้องกัน EMI ไม่ให้เข้า/ออกจาก HDI
แอปพลิเคชันและผลลัพธ์ HDI ในโลกแห่งความเป็นจริง
a.สมาร์ทโฟน 5G: โทรศัพท์ขนาด 6.7 นิ้วที่มี stackup HDI 1+4+1 (low-Dk FR-4) ใส่ส่วนประกอบได้มากกว่า PCB แบบแข็ง 20% รองรับ 5G mmWave และกล้อง 4K โดยไม่เพิ่มขนาด
b.อัลตราซาวนด์ทางการแพทย์: HDI เต็มรูปแบบ 12 ชั้นพร้อมวัสดุ PTFE (Dk 2.8) ช่วยให้ประมวลผลสัญญาณได้เร็วขึ้น 30% ปรับปรุงความละเอียดของภาพ 15%
c.เซ็นเซอร์การบินและอวกาศ: HDI 8 ชั้นพร้อม PTFE ที่เติมเซรามิกทำงานได้อย่างน่าเชื่อถือที่ -55°C ถึง 125°C โดยมีการสูญเสียสัญญาณ <0.5dB ที่ 40GHz—ซึ่งมีความสำคัญสำหรับการสื่อสารผ่านดาวเทียม
คำถามที่พบบ่อย
ถาม: HDI เพิ่มต้นทุน PCB เท่าไหร่?
ตอบ: HDI มีค่าใช้จ่ายมากกว่า PCBs แบบดั้งเดิม 20–50% แต่การประหยัดพื้นที่ 30% และการเพิ่มประสิทธิภาพ 40% ทำให้การลงทุนในอุปกรณ์ที่มีมูลค่าสูง (เช่น โมเด็ม 5G, อุปกรณ์ทางการแพทย์) มีความสมเหตุสมผล
ถาม: ความกว้างของร่องรอยที่เล็กที่สุดใน HDI คืออะไร?
ตอบ: HDI ขั้นสูงรองรับร่องรอย 10μm (0.4mil) แต่ 25–50μm เป็นมาตรฐานสำหรับการผลิต ร่องรอยที่แน่นกว่าต้องใช้การกัดที่แม่นยำกว่า (±1μm tolerance)
ถาม: ฉันควรใช้การเคลือบแบบต่อเนื่องเมื่อใด?
ตอบ: การเคลือบแบบต่อเนื่อง (การสร้างชั้นทีละชั้น) เหมาะสำหรับ HDI 12+ ชั้น ทำให้สามารถควบคุมการวาง microvia ได้ดีขึ้นและลดการจัดตำแหน่งที่ไม่ถูกต้องของชั้นให้ <10μm
บทสรุป
การออกแบบ HDI PCB ต้องการความสมดุลเชิงกลยุทธ์ของวัสดุ stackup และการเพิ่มประสิทธิภาพสัญญาณ ด้วยการเลือกวัสดุ low-Dk, low-Df การออกแบบ stackups ที่มีประสิทธิภาพ และการลดทอนสัญญาณ วิศวกรสามารถปลดล็อกศักยภาพสูงสุดของอุปกรณ์อิเล็กทรอนิกส์ความหนาแน่นสูง ไม่ว่าจะสำหรับ 5G อุปกรณ์ทางการแพทย์ หรือระบบการบินและอวกาศ HDI ไม่ได้เป็นเพียงแค่การบรรจุส่วนประกอบต่างๆ ให้มากขึ้น—แต่เป็นการนำเสนอโซลูชันที่มีประสิทธิภาพสูงและเชื่อถือได้ในรูปแบบที่เล็กที่สุดเท่าที่จะเป็นไปได้
ส่งข้อสอบของคุณตรงมาหาเรา
