2025-08-26
การวางแผน PCB หลายชั้นเป็นกระดูกสันหลังของอิเล็กทรอนิกส์ที่ทันสมัย ทําให้การออกแบบที่คอมแพคต์และมีประสิทธิภาพสูงสามารถให้พลังงานกับสมาร์ทโฟน รถยนต์ไฟฟ้า อุปกรณ์การแพทย์ และพื้นฐาน 5G ได้ไม่เหมือนกับ PCB แบบชั้นเดียวหรือชั้นสอง, บอร์ดหลายชั้น (4 ละ 40 + ชั้น) เก็บชั้นทองแดงที่นําด้วยสารดัดไฟกัน, ลดขนาดของอุปกรณ์ 40 ละ 60% ในขณะที่เพิ่มความเร็วสัญญาณและการจัดการพลังงานการออกแบบมันต้องมีทักษะพิเศษ: จากการปรับปรุงการสะสมชั้นไปยังการลด EMI
ตลาด PCB หลายชั้นระดับโลกคาดว่าจะถึง 85.6 พันล้านดอลลาร์ภายในปี 2028 (Grand View Research) โดยผลักดันโดยความต้องการของ EVs และ 5Gวิศวกรต้องเรียนรู้หลักการหลัก ๆ ที่ทําให้มีความน่าเชื่อถือ, การผลิต, และการทํางาน คู่มือนี้แยกความรู้ที่จําเป็นสําหรับการวางแผน PCB หลายชั้น, ด้วยกลยุทธ์ที่สามารถปฏิบัติ, การเปรียบเทียบที่ขับเคลื่อนโดยข้อมูล,และแนวทางที่ดีที่สุดที่เหมาะสมกับมาตรฐานการผลิตของอเมริกา.
ประเด็นสําคัญ
1.การออกแบบ Stack-Up layer: การออกแบบ Stack-Up ที่ดี (ตัวอย่างเช่น 4 layer: Signal-Ground-Power-Signal) ลด EMI 30% และปรับปรุงความสมบูรณ์ของสัญญาณสําหรับเส้นทาง 25Gbps+
2.เครื่องบินพื้นดิน / พลังงาน: เครื่องบินพิเศษลดอัตราต่อต้าน 50% ป้องกันการตกของแรงดันและการสื่อข้ามสายที่สําคัญสําหรับเครื่องเปลี่ยน EV และอุปกรณ์การแพทย์
3ความสมบูรณ์แบบของสัญญาณ: การกํากับคู่ขีดจําแนกและการควบคุมอุปสรรค (50Ω/100Ω) ลดการสะท้อนสัญญาณ 40% ในการออกแบบความเร็วสูง
4.DFM Compliance: ตามกฎ IPC-2221 ลดความบกพร่องในการผลิตจาก 12% เป็น 3% ลดต้นทุนการปรับปรุงใหม่ 0.50$ ลง 2.00$ ต่อแผ่น
5เครื่องมือจําลอง: การใช้เครื่องจําลองสัญญาณ / ความร้อนในช่วงต้น (เช่น HyperLynx) จะจับ 80% ของความบกพร่องการออกแบบก่อนการทําต้นแบบ
หลักของการออกแบบ PCB หลายชั้น
ก่อนที่จะดําน้ําเข้าไปในการวางแผน วิศวกรต้องเรียนรู้แนวคิดพื้นฐาน ที่กําหนดการทํางานและการผลิต
1. Layer Stack-Up: พื้นฐานของผลงาน
การจัดสรร (การจัดสรรชั้นทองแดงและแผ่นไฟฟ้า) เป็นการเลือกการออกแบบที่สําคัญที่สุด มันส่งผลกระทบตรงต่อความสมบูรณ์ของสัญญาณ การจัดการความร้อน และ EMIการจัดสรรที่ไม่ดีสามารถทําให้การนําทางที่ดีที่สุดไร้ประโยชน์.
| จํานวนชั้น | การจัดตั้งการสะสม | ประโยชน์ สําคัญ | การใช้งานทั่วไป |
|---|---|---|---|
| 4 ชั้น | สัญญาณบน → ดิน → พลังงาน → สัญญาณล่าง | ค่าใช้จ่ายต่ํา; ลดเสียงข้ามสาย 25% | เซ็นเซอร์ IoT อิเล็กทรอนิกส์ผู้บริโภค |
| 6 ชั้น | สัญญาณบน → ดิน → สัญญาณภายใน → พลังงาน → ดิน → สัญญาณล่าง | การควบคุม EMI ที่ดีขึ้น; รองรับสัญญาณ 10Gbps | เครื่องควบคุมอุตสาหกรรม สมาร์ทโฟนระดับกลาง |
| 8 ชั้น | สัญญาณ → ดิน → สัญญาณ → พลังงาน → พลังงาน → สัญญาณ → ดิน → สัญญาณ | ตัดแยกเส้นทางความเร็วสูง/ต่ํา; พร้อม 28GHz | เซลล์ขนาดเล็ก 5G EV BMS |
| 10 ชั้น | คู่สัญญาณ / ดินสองคู่ + 2 ชั้นพลังงาน | อีเอ็มไอต่ําสุด; สามารถใช้ได้ 40Gbps | อีโวเนิกส์เครื่องบินอากาศ ศูนย์รับข้อมูล |
แนวปฏิบัติที่ดีที่สุด: สําหรับการออกแบบความเร็วสูง (> 10Gbps) คู่ชุดสัญญาณแต่ละชั้นกับระดับพื้นที่ติดต่อกันเพื่อสร้างเส้นทางการกลับที่มีความกัดต่ํา
2การออกแบบพื้นดินและเครื่องขับเคลื่อน
ดินและเครื่องขับเคลื่อนไม่ได้เป็น หลังการคิด พวกเขาเป็นส่วนประกอบที่ทํางาน ที่ทําให้สัญญาณและการส่งพลังงานมั่นคง
1- ระดับพื้นดิน:
a. ให้ความแรงดันมาตรฐานแบบเดียวกันสําหรับสัญญาณ ลดความกระแทกของเสียง 40%
b. ทําหน้าที่กระจายความร้อน ลดอุณหภูมิส่วนประกอบลง 15 °C ในการออกแบบที่หนาแน่น
c.สําหรับแผ่นที่มีหลายชั้น ใช้พื้นที่พื้นที่แบ่งแยกเท่านั้นเมื่อจําเป็น (เช่น การแยกพื้นที่แบบอานาล็อก / ดิจิตอล) เพื่อหลีกเลี่ยงการสร้าง ภูเขาที่จับเสียง
2เครื่องขับเคลื่อน:
a. ส่งแรงดันที่มั่นคงไปยังองค์ประกอบ, ป้องกันการหล่นที่ทําให้เกิดความผิดพลาดทางลักลิก
b.วางระนาบพลังงานตรงใต้ระนาบพื้น เพื่อสร้างอิทธิพลของแคปเปาซิเตอร์
c. ใช้ระดับพลังงานหลายระดับสําหรับระบบหลายความดัน (เช่น 3.3V และ 5V) แทนที่จะนําพลังงานผ่านรอย
การศึกษากรณี: BMS Tesla Model 3 ใช้ระดับพื้นที่สองระดับและระดับพลังงานสามระดับในการจัดการ 400V DC ลดความล้มเหลวที่เกี่ยวข้องกับพลังงาน 30% เมื่อเทียบกับการออกแบบ 4 ชั้น
3การคัดเลือกวัสดุ: การสอดคล้องการออกแบบกับสิ่งแวดล้อม
PCB หลายชั้น ใช้วัสดุที่สมดุลความสามารถทางความร้อน การใช้ไฟฟ้า และการใช้เครื่องจักร การเลือกที่ผิดพลาด อาจส่งผลให้เกิดการตัดแผ่น, การสูญเสียสัญญาณ หรือการล้มเหลวก่อนกําหนด
| ประเภทวัสดุ | ความสามารถในการนําความร้อน (W/m·K) | คอนสแตนตรอัดไฟฟ้า (Dk @ 1GHz) | CTE (ppm/°C) | ดีที่สุดสําหรับ | ค่าใช้จ่าย (เทียบกับ FR4) |
|---|---|---|---|---|---|
| FR4 (Tg สูง 170°C) | 0.3 | 4.2446 | 13?? 17 | อิเล็กทรอนิกส์ผู้บริโภค อุปกรณ์พลังงานต่ํา | 1x |
| โรเจอร์ส RO4350 | 0.6 | 3.48 | 14?? 16 | 5G ความถี่สูง (28GHz+) | 5x |
| โพลีไมด | 0.2 ละ 0.4 | 3.0 ครับ5 | 15?? 18 | PCB หลายชั้นยืดหยุ่น (เครื่องสวม) | 4x |
| โครงงานอัลลูมิเนียม (MCPCB) | 1 ¢ 5 | 40.0 หมื่นสี่5 | 23 ราคา 25 | ไลด์ประสิทธิภาพสูง อินเวอร์เตอร์ EV | 2x |
การพิจารณาวิกฤต: ทําความสอดคล้องกับสัมประสานการขยายความร้อน (CTE) ของวัสดุกับองค์ประกอบ (เช่น ชิปซิลิคอนมี CTE ของ 2.6 ppm / °C) ความไม่สอดคล้อง > 10 ppm / °C ส่งผลให้เกิดความเครียดทางความร้อนส่งผลให้สับสานผิดพลาด.
กลยุทธ์การจัดวางองค์ประกอบ
การจัดตั้งส่วนประกอบมากกว่าการปรับส่วนประกอบ มันมีผลกระทบโดยตรงต่อการจัดการความร้อน ความสมบูรณ์แบบของสัญญาณ และการผลิต
1การจัดการความร้อน ป้องกันจุดร้อน
การอุ่นเกินเป็นสาเหตุที่ 1 ของความล้มเหลว PCB หลายชั้น ใช้กลยุทธ์เหล่านี้เพื่อควบคุมอุณหภูมิ:
a.กลุ่มส่วนประกอบร้อน: วางส่วนประกอบพลังงานสูง (เช่น IGBTs, เครื่องควบคุมแรงดัน) ใกล้ช่องลื่นความร้อนหรือเส้นทางการไหลของอากาศ เช่น IGBTs ของเครื่องแปลง EV ควรจะอยู่ห่างจากระบบทางอุณหภูมิ 5 มม.
b. ใช้ช่องทางความร้อน: กลั่นช่องทางที่เต็มด้วยทองแดง 0.3~0.5 มิลลิเมตร ภายใต้ส่วนประกอบที่ร้อนเพื่อส่งความร้อนไปยังระดับพื้นภายใน. เครื่องช่องทางความร้อน 10x10 ลดอุณหภูมิส่วนประกอบลง 20 °C.
c. หลีกเลี่ยงการสะสม: ปล่อยความสูงส่วนประกอบ 2?? 3x ระหว่างส่วนที่มีพลังงานสูงเพื่อป้องกันการสะสมความร้อน. เครื่องต่อรอง 2W ต้องการระยะห่างจากส่วนประกอบที่อยู่ใกล้เคียง 5 มม.
| เครื่องมือความร้อน | หน้าที่ | ความถูกต้อง | ดีที่สุดสําหรับ |
|---|---|---|---|
| FloTHERM | การจําลองความร้อน 3 มิติ | ± 2°C | การออกแบบพลังงานสูง (EVs, อุตสาหกรรม) |
| T3Ster | การวัดความต้านทานทางความร้อน | ± 5% | การยืนยันคําตอบในการเย็น |
| แอนไซส์ ไอซ์แพค | CFD (คอมพิวเตอร์ฟลิวดีนามิก) | ± 3°C | การวิเคราะห์ความร้อนในระดับห้อง |
2ความสมบูรณ์แบบของสัญญาณ การตั้งค่าความเร็ว
สัญญาณความเร็วสูง (> 1Gbps) มีความรู้สึกต่อการวาง
a.ลดความยาวของร่องรอย: วางองค์ประกอบความเร็วสูง (เช่น โมเดม 5G, FPGA) ใกล้กันเพื่อให้ร่องรอย < 5 ซม.
b.แยกส่วนประกอบที่มีเสียงดัง: การแยกส่วนดิจิตอล (เสียงดัง) (ตัวอย่างเช่นไมโครโปรเซสเซอร์) จากส่วนแบบแอนาล็อก (ความรู้สึก) (ตัวอย่างเช่นเซ็นเซอร์) โดย ≥ 10 มม. ใช้ระดับพื้นที่ระหว่างพวกเขาเพื่อปิด EMI
c. สอดคล้องกับ Vias: วางองค์ประกอบบน vias เพื่อลดการส่องรอยไปต่ําสุด
| กลยุทธ์การจัดตั้ง | ผลกระทบต่อความสมบูรณ์ของสัญญาณ |
|---|---|
| ส่วนประกอบความเร็วสูง < 5 ซม | ลดความอ่อนแอ 30% ในระดับ 28GHz |
| การแยก Analog/Digital ≥10mm | ลดเสียงกระแทกด้วย 45% |
| องค์ประกอบที่ผ่านช่องทาง | ลดความแตกต่างของอุปสรรค 20% |
3การกระจายพลังงาน: โลตติจ์สถาปนาการ
การวางพลังงานที่ไม่ถูกต้อง จะทําให้ความกระชับกําลังลดลง และมีเสียงดัง แก้ไขด้วย:
a. เครื่องประกอบความเข้มข้นการแยก: วาง เครื่องประกอบความเข้มข้นเซรามิก 0.1μF ภายในระยะ 2 มิลลิเมตรของปินพลังงาน IC. นี้กรองเสียงความถี่สูงและป้องกันความกระตุ้นสูง. สําหรับ IC ใหญ่ (เช่น FPGA)ใช้ตัวประกอบหนึ่งตัวต่อปินพลังงาน.
b.Power Plane Proximity: ให้แน่ใจว่าเครื่องขับเคลื่อนจะครอบคลุม 90% ของพื้นที่ภายใต้ส่วนประกอบที่ใช้กระแสไฟฟ้าสูง (เช่น 1A +) นี้ลดความหนาแน่นของกระแสไฟฟ้าและความร้อน
c. หลีกเลี่ยงพลังงาน Daisy-Chaining: อย่านําพลังงานไปยังส่วนประกอบหลายส่วนผ่านการติดตามเดียว ใช้ระนาบพลังงานเพื่อส่งไว้อุตสาหกรรมโดยตรง ลดการลดลง 50%
เทคนิคการนําทางสําหรับ PCB หลายชั้น
Routing เปลี่ยนแปลงการจัดตั้งเป็นวงจรที่ใช้งานได้ ควบคุมเทคนิคต่างๆ เช่น Routing คู่ขีดจําแนก และการควบคุมอุปสรรค
1. การตั้งทางคู่ความแตกต่าง: สําหรับสัญญาณความเร็วสูง
คู่ความแตกต่าง (สองร่องรอยคู่ที่ขนสัญญาณตรงกันข้าม) เป็นสิ่งจําเป็นสําหรับการออกแบบ 10Gbps +.
a. ความยาวเท่ากัน: พบความยาวของร่องรอยให้ตรงกับ ± 0.5 มม เพื่อหลีกเลี่ยงความเสื่อม (ความแตกต่างในเวลา) ความเสื่อม > 1 มม. ส่งผลให้เกิดความผิดพลาดของบิตในการออกแบบ 25Gbps
b. การระยะห่างที่คงที่: ให้ร่องรอยห่างกัน 0.5-1x ความกว้างของร่องรอย (ตัวอย่างเช่น ระยะห่าง 0.2 มมสําหรับร่องรอย 0.2 มม) เพื่อรักษาอุปสรรค (100Ω สําหรับคู่ความแตกต่าง)
c. หลีกเลี่ยง Stubbing: อย่าเพิ่ม หน่วย (ส่วนที่ไม่ได้ใช้) ไปยังคู่ความแตกต่าง หน่วยทําให้สัญญาณสะท้อนที่เพิ่ม BER (อัตราความผิดพลาดบิต) ถึง 40%
| Parameter คู่ขีดต่าง | รายละเอียด | ผลของการไม่ปฏิบัติตาม |
|---|---|---|
| การสอดคล้องความยาว | ± 0.5 มิลลิเมตร | ความคลาดเคลื่อน > 1 มิลลิเมตร = ความผิดพลาดบิต 25Gbps |
| ระยะระหว่าง | 0.5?? 1x ความกว้างของรอย | ระยะที่ไม่สอดคล้อง = ± 10Ω ความแตกต่างของอุปมา |
| ความยาวของสตับ | <0.5mm | สตับ > 1 มิลลิเมตร = BER สูงกว่า 40% |
2การควบคุมอัมพาต: การสอดคล้องสัญญาณกับภาระ
ความไม่เหมาะสมของอัมพานซ์ (ตัวอย่างเช่น เส้นรอย 50Ω เชื่อมต่อกับสายเชื่อม 75Ω) ส่งผลให้สัญญาณสะท้อนที่ทําให้การทํางานลดลง
a. ความกว้าง / ความหนาของรอย: ใช้รอยทองแดงขนาด 0.2 มิลลิเมตร กว้าง 1 ออนซ์บน FR4 (มีแบบตัดไฟฟ้าขนาด 0.1 มิลลิเมตร) เพื่อบรรลุอุปทาน 50Ω
b.Layer Stack-Up: ปรับความหนาของไฟฟ้าหมัดระหว่างสัญญาณและพื้นที่ หนาของไฟฟ้าหมัดเพิ่มอุปสรรค (ตัวอย่างเช่น ไดเลคทริก 0.2 มม. = 60Ω; 0.1 มม. = 50Ω)
c. การทดสอบ TDR: ใช้ Time Domain Reflectometer (TDR) เพื่อวัดอัตราต่อต้าน ผังการปฏิเสธที่มีความแตกต่าง > ± 10% ของรายละเอียดการออกแบบ
เคล็ดลับเครื่องมือ: เครื่องคํานวณอัมพาตของ Altium Designer ลงมาปรับความกว้างของรอยและความหนาของไฟฟ้าดิจิเล็คเตอร์โดยอัตโนมัติ เพื่อตอบสนองอัมพาตเป้าหมาย โดยลดความผิดพลาดทางมือถึง 70%
3ผ่านการวาง: ลดการเสื่อมของสัญญาณให้น้อยที่สุด
Vias เชื่อมโยงชั้น แต่เพิ่มการดึงดูดและความจุที่ทําลายสัญญาณความเร็วสูง
a.ใช้สายตาบอด/หลุมฝัง: สําหรับสัญญาณ 25Gbps+ ใช้สายตาบอด (เชื่อมต่อชั้นภายนอกกับชั้นภายใน) แทนสายตาบอด
b. จํากัดการนับทาง: ทุกทางเพิ่ม ~ 0.5nH ของการดึงดูด สําหรับสัญญาณ 40Gbps จํากัดทาง 1 ٪ 2 ต่อรอยเพื่อป้องกันการสูญเสียสัญญาณ
c.Ground Vias: วางพื้นที่ผ่านทุก 2 มิลลิเมตรตามเส้นทางความเร็วสูงเพื่อสร้าง หนวดที่ลดเสียงข้ามไปถึง 35%
กติกาและการตรวจสอบการออกแบบ
การละเว้นกฎการออกแบบ จะนําไปสู่ความบกพร่องในการผลิต และความล้มเหลวในพื้นที่
1การเคลื่อนไหวและการเคลื่อนไหว: ความปลอดภัยเป็นอันดับแรก
ความว่าง (ช่องว่างอากาศระหว่างสายไฟ) และการเคลื่อนไหว (เส้นทางตามอุปกรณ์กันไฟ) ป้องกันการกระบวนการไฟฟ้าที่สําคัญสําหรับการออกแบบความดันสูง
| ระดับความดัน | ความว่าง (มม) | ขนาดการเคลื่อนไหว (มม.) | อ้างอิงมาตรฐาน |
|---|---|---|---|
| < 50V | 0.1 | 0.15 | IPC-2221 ประเภทที่ 2 |
| 50~250V | 0.2 | 0.3 | IPC-2221 ประเภทที่ 2 |
| 250V 500V | 0.5 | 0.8 | IPC-2221 ชั้น 3 |
การปรับสภาพแวดล้อม: ในสภาพแวดล้อมที่ชื้นหรือฝุ่นขุ่น เพิ่มระบาย 50% (เช่น 0.45 มม.สําหรับ 50 ~ 250 วอล) เพื่อป้องกันการบกพร่องของอุปกรณ์ประกอบ
2. DFM (การออกแบบเพื่อการผลิต) หลีกเลี่ยงปวดศีรษะการผลิต
DFM รับประกันว่าการออกแบบของคุณสามารถสร้างได้อย่างมีประสิทธิภาพ
a. ระยะระยะระหว่างทองแดง: รักษาระยะระยะ ≥0.1mm ระหว่างลักษณะทองแดงเพื่อหลีกเลี่ยงการตัดสายสั้นระหว่างการถัก
ขนาดเจาะ: ใช้ขนาดเจาะมาตรฐาน (0.2 มิลลิเมตร, 0.3 มิลลิเมตร, 0.5 มิลลิเมตร) เพื่อลดต้นทุนเครื่องมือ. ขนาดที่ไม่มาตรฐานเพิ่ม $ 0.10 $ 0.50 ต่อหลุม
c. Pads การปลดปล่อยความร้อน: ใช้ pads สล็อตสําหรับส่วนประกอบที่มีพลังงานสูง (เช่น TO-220) เพื่อป้องกันการแตกของสับผ่าระหว่างการไหลกลับ
| การตรวจสอบ DFM | ผลลัพธ์ของการไม่ปฏิบัติตาม | แก้ไข |
|---|---|---|
| ระยะระยะของทองแดง <0.1mm | อัตราการตัดสั้นสูงขึ้น 12% | เพิ่มระยะห่าง 0.1mm + |
| ขนาดเจาะที่ไม่มาตรฐาน | 0.50 เงินต่อหลุม | ใช้ขนาดเจาะตามมาตรฐาน IPC |
| ไม่มีพัดล้างความร้อน | อัตราการล้มเหลวของสายผ่าสูงขึ้น 30% | เพิ่มพัดสล็อตสําหรับส่วนที่ใช้พลังงานสูง |
3มาตรฐานอุตสาหกรรม: ตอบสนองความต้องการโลก
การปฏิบัติตามให้แน่ใจว่า PCB ของคุณปลอดภัย น่าเชื่อถือ และสามารถตลาดได้
| มาตรฐาน | ความต้องการ | พื้นที่ใช้งาน |
|---|---|---|
| IPC-2221 | กติกาการออกแบบทั่วไป (ระยะว่าง, ความกว้างของรอย) | PCB หลายชั้นทั้งหมด |
| IPC-A-610 | การตรวจสอบทางสายตา (ส่วนผสมผสาน, ส่วนประกอบ) | อิเล็กทรอนิกส์ผู้บริโภค/อุตสาหกรรม |
| IATF 16949 | การควบคุมคุณภาพเฉพาะในอุตสาหกรรมรถยนต์ | EVs, ADAS |
| ISO 13485 | ความปลอดภัย/ความน่าเชื่อถือของอุปกรณ์การแพทย์ | เครื่องกําหนดจังหวะหัวใจ เครื่องฉายเสียง |
| RoHS | จํากัดวัสดุอันตราย (หมึก, แมร์คิวรี่) | ตลาดอิเล็กทรอนิกส์โลก |
เทคนิค ที่ พัฒนา มา เพื่อ การ ออกแบบ แบบ ที่ มี ประสิทธิภาพสูง
สําหรับการออกแบบ 25Gbps+ หรือพลังงานสูง การนําทางพื้นฐานไม่เพียงพอ ใช้กลยุทธ์ที่ก้าวหน้าต่อไปนี้
1การเคลื่อนไหวความเร็วสูง ลดการบิดเบือนให้น้อยที่สุด
a. หลีกเลี่ยงมุม 90 องศา: ใช้มุม 45 องศาหรือรอยโค้งเพื่อลดจุดอัดอัด. มุม 90 องศาทําให้การสะท้อนสัญญาณเพิ่ม 10%
b. Controlled Trace Lengths: สําหรับอินเตอร์เฟซความจํา (ตัวอย่างเช่น DDR5) ให้ตรงกับความยาวของร่องรอยในระยะ ± 0,1 mm เพื่อหลีกเลี่ยงความเสื่อมของเวลา
c.การป้องกัน: การสร้างเส้นทางความเร็วสูงระหว่างสองระดับพื้นดิน (การออกแบบ ′′microstrip′′) เพื่อป้องกัน EMI
2การลด EMI: การควบคุมเสียง
a. การเย็บระนาบพื้นดิน: เชื่อมต่อระนาบพื้นดินภายในกับ vias ทุก 10 มิลลิเมตรเพื่อสร้างกรง Faraday ที่จับ EMI.
b.Ferrite Beads: เพิ่มขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดขีดในสายไฟฟ้าขององค์ประกอบที่มีเสียงดัง (ตัวอย่างเช่นไมโครโปรเซสเซอร์) เพื่อปิดเสียงดังความถี่สูง (> 100MHz)
c.การสับเปลี่ยนคู่ความแตกต่าง: สับเปลี่ยนคู่ความแตกต่าง (1 การสับเปลี่ยนต่อซม.ม.) สําหรับการนําทางแบบเคเบิล
3. การจําลอง: การตรวจสอบก่อนการสร้างต้นแบบ
การจําลองจับจุดบกพร่องได้เร็ว ช่วยประหยัดเงิน 1,000+ ดอลลาร์ ต่อการทดลองต้นแบบ
| ประเภทจําลอง | เครื่องมือ | สิ่ง ที่ มัน ตรวจสอบ |
|---|---|---|
| ความสมบูรณ์แบบของสัญญาณ | ไฮเปอร์ลินซ์ | การสะท้อนเสียง เสียงสับสน |
| อุณหภูมิ | แอนไซส์ ไอซ์แพค | จุดร้อน การแพร่กระจายความร้อน |
| EMI | Ansys HFSS | การออกอากาศ |
| การกระจายพลังงาน | คาเดนซ์ วอลเตจ สตอร์ม | ความดันลดลง ความหนาแน่นของกระแส |
ข้อผิดพลาด ที่ ควร หลีกเลี่ยง
แม้แต่วิศวกรที่มีประสบการณ์ ก็ทําผิดพลาดอันตรายนี้
1- ละเลยการจําลองความร้อน
a.ความผิดพลาด: การสมมุติว่า องค์ประกอบเล็ก ๆ ไม่อุ่นเกิน
b.ผลลัพธ์: 35% ของความล้มเหลวในสนามที่เกี่ยวข้องกับความร้อน (รายงาน IPC)
c.Fix: ซิมูเลอร์การทํางานของความร้อนสําหรับส่วนประกอบทั้งหมด > 1W
2- ละเลยความต่อเนื่องของพื้นที่
a.Error: การสร้างเครื่องบินพื้นที่แยก โดยไม่มีการเชื่อมต่อที่เหมาะสม
b.ผลลัพธ์: การสะท้อนสัญญาณเพิ่มขึ้น 50% ส่งผลให้เกิดการสูญเสียข้อมูล
c.Fix: ใช้ช่องทางพื้นดินในการเชื่อมต่อระนาบแยก; หลีกเลี่ยงเกาะพื้นดินที่ลอย
3.เอกสารการผลิตที่ไม่สมบูรณ์:
a. ความผิดพลาด: ส่งไฟล์ Gerber เท่านั้น (ไม่มีคู่มือการเจาะหรือบันทึกการผลิต)
b.ผลลัพธ์: 20% ของการช้าในการผลิตมาจากเอกสารที่หายไป (สํารวจผู้ผลิต PCB)
c.Fix: รวมไฟล์เจาะ, การผลิตภาพวาด, และรายงาน DFM.
เครื่องมือและซอฟต์แวร์สําหรับการวางแผน PCB หลายชั้น
เครื่องมือที่ถูกต้องทําให้การออกแบบเรียบง่ายและลดความผิดพลาด
| โปรแกรม | การจัดอันดับผู้ใช้ (G2) | ลักษณะสําคัญ | ดีที่สุดสําหรับ |
|---|---|---|---|
| อัลติอุม ดีไซน์เนอร์ | 4.5/5 | เครื่องคิดอัตราต่อต้าน การจินตนาการ 3 มิติ | วิศวกรมืออาชีพ ความซับซ้อนสูง |
| คาเดนซ์ อัลเลกรู | 4.6/5 | เส้นทางความเร็วสูง, การจําลอง EMI | 5G การบินและอวกาศ |
| KiCAD | 4.6/5 | แหล่งเปิด การสนับสนุนของชุมชน | ช่างอดิเรก การเริ่มต้น |
| เทรนเนอร์ Xpedition | 4.4/5 | การออกแบบหลายบอร์ด การร่วมมือในทีม | โครงการระดับบริษัท |
| Autodesk EAGLE | 4.1/5 | เรียนง่าย ราคาถูก | สําหรับมือใหม่ การออกแบบหลายชั้นง่ายๆ |
ความเชี่ยวชาญของ LT CIRCUIT ในการจัดวาง PCB หลายชั้น
LT CIRCUIT มีความเชี่ยวชาญในการแก้ปัญหาหลายชั้นที่ซับซ้อน โดยเน้น:
a. ความสมบูรณ์แบบของสัญญาณ: ใช้อัลกอริทึมการตั้งทางที่ครอบครองเพื่อรักษาความอับอัด 50Ω/100Ω ± 5% สําหรับสัญญาณ 40Gbps
b. Custom Stack-Ups: ออกแบบบอร์ด 4?? 20 ชั้นด้วยวัสดุเช่น Rogers RO4350 สําหรับ 5G และโพลีไมด์สําหรับการใช้งานแบบยืดหยุ่น
c. การทดสอบ: ยืนยันทุกบอร์ดด้วย TDR, การถ่ายภาพทางความร้อน และการทดสอบเครื่องบินเพื่อให้แน่ใจว่ามีการปฏิบัติตาม
การศึกษากรณี: LT CIRCUIT ได้ออกแบบ PCB 8 ชั้นสําหรับสถานีฐาน 5G โดยได้รับการสูญเสียสัญญาณ 28GHz 1.8dB / นิ้ว 30% ดีกว่าค่าเฉลี่ยในอุตสาหกรรม
สอบถามเกี่ยวกับการจัดวาง PCB หลายชั้น
คําถาม: จํานวนชั้นขั้นต่ําสําหรับ PCB 5G คือเท่าไหร่?
A: 6 ชั้น (สัญญาณ-สัญญาณพื้นดิน-สัญญาณพลังงาน-สัญญาณพื้นดิน) กับ Rogers RO4350 สับสราท ผิวที่น้อยกว่าจะทําให้สูญเสียสัญญาณมากเกินไป (> 2.5dB / นิ้วที่ 28GHz)
คําถาม: ผมเลือกระหว่างสายสายตาบอด และสายสายสายสายตาหลุมผ่านได้อย่างไร?
ตอบ: ใช้ช่องปิดสําหรับสัญญาณ 25Gbps+ (ลดความชักชวน) และช่องผ่านสําหรับการเชื่อมต่อพลังงาน (5A+)
Q: ทําไม DFM จึงสําคัญสําหรับ PCB หลายชั้น?
ตอบ: บอร์ดหลายชั้นมีจุดผิดพลาดมากกว่า (ช่อง, lamination) DFM ลดความบกพร่องจาก 12% เป็น 3% ลดต้นทุนการทํางานใหม่
คําถาม: เครื่องมือไหนช่วยในการควบคุมอิเมพานด์?
A: เครื่องคิดอัดอัดอัด Altium และเครื่องมือ SiP Layout ของ Cadence ปรับความกว้างของร่องรอย / ไดเลคทริกโดยอัตโนมัติเพื่อตอบสนองอัดอัดเป้า
Q: LT CIRCUIT รองรับการออกแบบหลายชั้นความเร็วสูงอย่างไร?
A: LT CIRCUIT ให้การปรับปรุงการสะสม, การจําลองความสมบูรณ์แบบของสัญญาณ, และการทดสอบหลังการผลิต
สรุป
การเรียนรู้การวางแผน PCB หลายชั้นต้องมีความรู้ทางเทคนิค, แนวทางปฏิบัติ และความสามารถในการใช้เครื่องมือความน่าเชื่อถือโดยการปฏิบัติตามมาตรฐานของอุตสาหกรรม การหลีกเลี่ยงความผิดพลาดทั่วไป และการใช้เครื่องมือที่ทันสมัยวิศวกรสามารถออกแบบ PCB หลายชั้น ที่ให้พลังงานอิเล็กทรอนิกส์รุ่นต่อไป จากสมาร์ทโฟน 5G ไปยังรถยนต์.
สําหรับโครงการที่ซับซ้อน การร่วมมือกับผู้เชี่ยวชาญอย่าง LT CIRCUIT จะทําให้การออกแบบของคุณตรงกับมาตรฐานการทํางานและการผลิตที่เข้มงวดที่สุดPCB หลายชั้นกลายเป็นข้อดีในการแข่งขันไม่ใช่การท้าทายการออกแบบ
ส่งข้อสอบของคุณตรงมาหาเรา
